TPS-VU9P IEP
Empowering Large-Scale SoC Innovation with Scalable Capacity and Intelligent Control.
輕量化 Lite 機構、智慧監控、遠端部署：TPS m-View 讓硬體驗證更簡單、更可靠。
Lite & Flexible
輕量化設計幅降低硬體部署門檻，是 PoC 驗證與客戶現場展示 (Demo) 的理想工具。
Advanced Connectivity
具備多達 76 組 GTY 高速通道，滿足複雜的通訊介面驗證與高速數據傳輸需求。
Smart Management
整合 TPS m-View 系統，支援遠端部署、自我診斷與即時監控，確保驗證環境高度穩定。
多通道高速傳輸，加速原型驗證成效
TPS-VU9P IEP 專為需要大量高速 I/O 通道的應用場景量身打造。搭載 Xilinx Virtex UltraScale+ VU9P 核心，該平台在輕巧的體積內整合了強大的運算與通訊資源。憑藉卓越的高速訊號整合 (High-speed signal integrity) 技術，我們協助客戶在原型開發階段排除訊號干擾風險，進而顯著縮短上市時程 (Time-to-market)。
- PoC 演示利器： 輕量化機構大幅提升了攜帶性，方便研發團隊進行跨區域的技術展示。
- 強大的收發器資源： 內建 76 組 GTY (16 Gbps) 收發器，為高速數據鏈路驗證提供充沛資源。
- 智慧保護機制： 內建管理中心即時監控電壓與溫度，具備自動斷電保護，防止開發過程中的硬體損傷。
- 靈活的 I/O 配置： 支援多規格 Daughter Cards 與 513 組 HP IO，滿足多樣化接口對接需求。
Standard Configuration
全面支援主流開發接口，提升 Debug、燒錄與數據存取效率：
USB 2.0 / Gigabit Ethernet / JTag / Micro SD Card
IP Security
軍規級 AES-Key 256-bit 加密技術，嚴密保護企業核心設計 IP 之安全性：
Support AES-Key 256-bit Encryption
Technical Specifications
| TPS-VU9P IEP Hardware Resources | |
|---|---|
| Process Technology | 16nm Virtex UltraScale+ Architecture |
| System Logic Cell | 2,586 K |
| VCCINT Core Power | 200A |
| Internal Memory | 345.9 Mb (Block RAM: 75.9Mb, Ultra RAM: 270Mb) |
| Transceivers Max Rate | GTY: 16 Gbps |
| HP IO Count | 513 |
| GTY Transceivers | 76 (TX/RX) |
| DDR4 SODIMM Support | 16GB (2400Mbps) * 1 Slot |
| PCIe Compatibility | Gen4 / Gen3 Supported |
| MIPI D-PHY | 1.5 Gbps |
Request Full Specifications
Detailed datasheets and technical documentation are available upon request.
Please contact our team for more information regarding the TPS-VU9P IEP